LSIとプリント基板の協調設計で品質向上・コストアップ抑制
LSIとプリント基板の全体最適設計で品質向上・コストアップ抑制
近年、情報量の増加、低消費電力化に伴い、複合機やプリンター等でも高速データ通信や大容量メモリ搭載が必須となり、搭載インターフェースの高速化に合わせたLSIとプリント基板の全体最適が求められています。
難易度が高まる高速伝送設計において経験値に頼る従来の設計手法は、実機評価での最適化や課題発生時の手戻り等、開発工数、開発費増加のほか、機会損失が大きな課題となり、もはや通用しなくなっています。
そこで、リコーでは設計初期段階での全体最適を可能とする協調設計プロセスを導入、LSI、基板協調したパラメータ設定、マージン最適配分によるコストミニマム設計での一発完動を実現しています。
リコーの協調設計は、LSI開発、モデリング技術をベースに信号、電源特性最適化から実機評価までワンストップで対応、解決できる総合力を強みとしています。協調設計は複合機、プリンターだけでなく、様々な電子機器に適用できるプロセスです。
困り事／実践効果
| 困り事 | 実践効果 |
|---|---|
| 高速インターフェースを採用したが、狙い通りに動かない。また、原因が分からない。 | 試作前のプリント基板全体のシミュレーションで、問題を未然に防ぎ、品質向上・コストアップを抑制します。 |
| 経験と勘に頼った、実機評価でのカットアンドトライ手法による開発費＆工数UPしてしまう。 | |
| 前身基板デザインを流用した使いまわし設計で、開発力、商品力が伸びない。 |
設計現場での困り事・課題
高速インターフェースを採用したが、狙い通りに動かない。また、原因が分からない
USBやDDR（大容量メモリ）、PCI Expressなどの高速インターフェースの採用する際には、以下のような問題による問題による原因究明や対策の工数・手戻りが発生してしまいます。
- 狙い通りに動かない。
- ノイズが大きく誤動作するが、原因が分からない。
- DDRの読み書きが正しくできない。
経験に頼った設計をしているため、部品追加などによりコストがアップしてしまう
経験則のみでの設計では、調整の手間や部品数・レイアウト面積の増加など、コストアップにつながる、以下のような設計がよく見られます。
- 信号品質は実機でダンピング抵抗を付け替えながら調整
- 電源には、置けるだけバイパスコンデンサを配置
- 部品間の等長配線など設計上の制限による配線迂回
また、設計後の実測評価で発生した誤動作の修正のため、さらなる調整の手間や部品の追加が発生してしまいます。
基板デザインを流用した使いまわし設計により、開発力や商品力が伸び悩んでいる
旧製品やリファレンスデザインを丸ごと流用したコピペ設計により、ナレッジのブラックボックス化が発生。キーパーツの陳腐化による商品力の低下が避けられません。
- 動作実績のある旧デザインから新しい規格への設計変更によるリスクに対応できない。
- 設計変更を行う為のナレッジ＆スキル不足で何をどうすれば良いのか分からない。
解決したこと
試作前のプリント基板全体のシミュレーションで、問題を未然に防ぎ品質向上・コストアップ抑制
協調設計で最適化したプリント基板に実装する高速インターフェースの各パラメータはデザインガイドラインとしてまとめられ、これに従った設計での品質を担保します。試作前にシミュレーションで必要な特性、規格値を満足している事が確認できる他、規格割れ、低マージン項目があった場合も事前に把握、対策を打つことが可能となるなど、開発プロセス上流で特性把握、最適化を実施する事で、手戻りによる開発工数削減、コストアップ抑制を実現します。
経験則のみでの設計
シミュレーションで事前最適
リコーはこれまで、LSIやプリント基板の回路設計から製造、評価までを一貫して行ってきました。プリント基板の品質を確保するには、LSIの内部構造を知り尽くしていることが重要だと考えています。独自のノウハウと技術があるからこそ、LSIとプリント基板の全体設計の最適化に自信があります。シミュレーションによる試作レスで理想の設計を達成する “一発完動”を目指し、品質向上やコストアップ抑制を実現します。
こんな方にお役立ちできます
- 高速インターフェースの採用でプリント基板設計の難易度が上がっているが、開発工数削減と品質向上を両立したい。
- 問題が発生した際の対策部品数の増加を防ぎ、コストを抑えたい。
- LSIやプリント基板の設計ノウハウが自社に無いため、新規設計の構想フェーズから一緒に検討して欲しい。
お問い合わせ
製造業の現場での困り事をお伺いし、課題解決につながるご提案をいたします。
お気軽にお問い合わせください。